米インテルが3次元構造を持つトライゲート・トランジスタを開発，「ムーアの法則のペースを保つ」

早坂利之

2002.09.20

　米Intelは，3次元構造のトライゲート・トランジスタの製造に成功したと9月19日，発表した。2次元構造を持つ従来のプレーナ型トランジスタに比べ，消費電力効率を向上させると同時により高い性能を実現できるという。

　「トライゲート・トランジスタの設計を採用することで，低消費電力と高性能を兼ね備える超小型トランジスタの実現が可能になるだろう。そして，ムーアの法則のペースを今後も維持できる」（Intel社コンポーネンツ研究所ディレクタのGerald Marcyk氏）

　トランジスタは0と1で表現されるデジタル・データを処理できる微細な構造を持つシリコン製のスイッチで，あらゆる半導体LSIの基本的な部品に相当する。従来のプレーナ型トランジスタでは，電気信号は平らな一方通行の道路を移動している状態にある。この構造のままトランジスタの大きさを30nm（1nmは10億分の1m）未満にすると漏れ電流が増大し，正常に動作させるには多くの電力が必要になる。その結果，発熱量が許容できないレベルに達してしまう。

　Intel社のトライゲート・トランジスタでは，平面上に垂直な壁を持つ“台地”を設けて3次元構造を作った。こうすることで，トランジスタの上部に加え，台地の壁の部分にも電気信号を通すことが可能になる。「基板の面積を広げることなく，電気信号を通す面積を3倍にした」（同社）

　同社は，「トライゲート構造を採ると，ナノ・サイズのトランジスタの動作効率が向上するだけなく，トランジスタの動作も高速になる」と説明する。「同程度のゲート長で比較した場合，トライゲート・トランジスタの方がプレーナ型トランジスタより20％多くドライブ電流を流せる」（同社）

　トライゲート構造は，漏れ電流量を低減させるためにシリコンを完全に取り除いた極めて薄い膜の上に生成する。この構造で消費電力を大幅に削減すると同時に，トランジスタのオンとオフの切り替え速度を高速化できるという。

　「当社が2001年12月に発表したTHz（1THzは1000GHz）動作可能なトランジスタのアーキテクチャを実現する方法として，トライゲートは有望な手法だ」（同社）

　さらに，ソースとドレインの構造を高くすることで抵抗値を低く下げ，より少ない電力でトランジスタを動かせるようにしている。「この構造は，将来漏れ電流をさらに削減する目的で高誘電率ゲート絶縁膜を採用する際にも利用できる」（同社）

　Intel社の研究者らは，9月17日に名古屋で開催されたInternational Solid State Device and Materials Conference（国際固体素子・材料コンファレンス）で，同トライゲート・トランジスタの概要を発表した。同トランジスタの詳細については，Intel社のWWWサイトに掲載している。