米Intelは，65nmルールの製造プロセスで実際に動作する70MビットSRAMチップを開発した。Intel社が米国時間8月30日に明らかにしたもの。同チップには，5億個以上のトランジスタを集積した。65nm製造プロセス技術の量産への適用は，2005年に始める予定。
同製造プロセスで使用したトランジスタのゲート長は35nmで，90nm製造プロセスの場合に比べ約30％小さい。「65nmルールだと1つのチップにより多くのトランジスタを集積できるので，将来提供する予定のマルチ・コア・プロセサの基盤として使える。さらに，仮想化やセキュリティといった新しい機能を製品に付加していける」（同社）
ストレインド・シリコン技術を採用し，省電力化も図った。同技術により，漏れ電流を増やすことなくトランジスタの処理性能を10～15％向上できたという。逆に90nmルールのトランジスタと同等の性能を提供する際には，漏れ電流の量を4分の1に抑えることができる。
ゲート長を35nmに，ゲート酸化膜の厚さを1.2nmに小さくしたことから，処理性能の向上と，ゲート静電容量の低減を両立させた。ゲート静電容量が低くなったことで，チップ動作電力も減った。銅配線による8層の内部接続と低誘電率（low-k）絶縁体の採用により，チップ内の信号速度が高まり，消費電力も少なくなった。
さらに同社は，同チップに“スリープ・トランジスタ”を導入した。これは，SRAM内の大きな領域への電流供給を非動作時に遮断する技術で，チップ全体の消費電力を大幅に削減できるという。
同チップは，オレゴン州ヒルズボロにある同社の300mmウエーハ開発工場（D1D）で製造した。
◎関連記事
■米Intel，EUV半導体露光装置による試験生産ラインを設置，2009年の量産を目指す
■米Intelが65nmプロセスで4MビットSRAMを製造，「量産ライン投入は2005年」
■米TI，65nm製造技術の携帯電話向けチップを2005年Q1にサンプル出荷へ
■米IBM，自己組織化による半導体メモリー素子の製造に成功，回路パターン露光が不要に
■米IBMがゲート長6nmのトランジスタを開発，「集積度は現在の100倍以上に」
■米AMDがゲート長10nmのダブルゲートFinFETを開発，「集積度は現行トランジスタの10倍に」
■「シリコン・ゲルマニウム半導体の売上高は2006年には2002年の約4倍に急成長」，米調査より
■欧州委員会が半導体研究プロジェクト「NANOCMOS」を組織，2400万ユーロを援助
[発表資料へ]
