米Intelが，インターネット・アクセス機能を備えるモバイル端末向けLSIの製造に用いる技術を開発したことを明らかにした。オランダのアムステルダムで開催中のIntel Developer Forum(IDF)で，現地時間5月17日に明らかにしたもの。日本法人のインテルでも記者会見を開き，概要を発表した。
高速ロジック回路とフラッシュ・メモリ，アナログ回路を1チップに集積するプロセス技術である。プロセサにはStrongARMを使う。0.13μmルールの半導体から適用を始める。
Intel社はこれまで，StrongARMとDSP，フラッシュの3点セットで第3世代（3G）携帯電話への食い込みを図っていたが，この三つを1チップ化することになる。
「これまで携帯電話で4～5個の半導体チップで構成していた部分を，1個のチップで実現できる。1チップ化によって，小型化と消費電力の低減，信頼性の向上が図れる。性能も最大で5倍くらい高くなると踏んでいる」（Intel社の日本法人インテル通信技術本部 ワイヤレス・コンピテンシ・センター部長の内海弦氏）
今回開発した技術を携帯電話向けのLSIに使えば，CPUコア部，ベースバンド処理を行うDSP（digital signal processor），周辺ロジック，フラッシュ・メモリを1チップに集積できる。DSPは，同社と米Analog Devicesは米国時間12月5日に発表したアーキテクチャ「Micro Signal Architecture」をベースにする。
「現時点で組み込めないのは，RF処理回路やパワー・アンプ部，PLL回路など」（内海氏）という。
この製造技術を使ったLSIの出荷時期は2002年中を予定する。StrongARMの動作周波数は1GHzクラスになるもよう。
なおフラッシュ・メモリ単体も，0.13μmルール以降はこの技術で製造する。配線はAl（アルミニウム）。多値にも対応できる。StrongARMなどXScaleアーキテクチャのLSIで，低消費電力タイプのものにも用いる。高速タイプには，別のプロセス技術を使う。
（横田 英史＝IT Pro編集）
◎関連記事
■米インテルが無線機器向けLSIの新技術「プロセサ，メモリ，アナログ混載のシングル・チップ」を披露
■StrongARMとDSP，フラッシュの3点セットで3G携帯電話に食い込み図るIntel
■インテルとAnalog Devicesが新たなDSPアーキテクチャを発表，製品は1年後
■米インテルと米IBM，ネット端末や携帯電話向けソリューションで提携
■Intel，無線携帯端末向けのアーキテクチャ「PCA」を発表
■Intelが無線通信向けマイクロアーキテクチャ「XScale」を発表
■Intel，携帯電話に次世代StrongARMの搭載を見込む
