米P.A. Semi, Inc., President and CEOのDan Dobberpuhl氏が来日し，同社のマイクロプロセサ「PWRficient」で使われた電力低減技術について2007年2月21日に横浜市内で講演した。PWRficientは2月にサンプル出荷を始めたばかりの製品で，Powerアーキテクチャに基いている（関連記事1）。
この会場で同社は実際に動作するPWRficientを展示したほか，PWRficientシリーズの今後のロードマップを見せた。それによると，2月にサンプル出荷を始めた2コア版「PA6T-1682M」を基に1コア化した製品「1C-M」を近々，サンプル出荷する。今年後半から来年にかけて，1コア版からいくつかの周辺回路を削った低価格版「1C-E」を出荷する。2008年以降は，PA6T-1682Mの上位に当たる4コア版「4C-M」や，さらに上位を狙う「4C-P」，8コア版の「8C-P」といった製品の計画を明らかにした。
Dobberpuhl氏は米Digital Equipment Corp.で「Alpha」や「Strong ARM」の設計を指揮したことで知られるベテラン・アーキテクトである（関連記事2，Tech-On!関連記事1）。
講演の冒頭でDobberpuhl氏は，マイクロプロセサの消費電力を支配するパラメータを，計算式と共に説明した。この上で，0.5Wを消費するStrongARMと同じ方法論だけに頼ってPWRficientを設計した場合に，消費電力が27.5Wになるという試算結果を見せた。だが，実際のPWRficientは標準で5〜13Wで動作する。この実現のためには「物理法則を超えるアプローチが必要だった」とした。
PWRficientが採用した方式は二つである。まず，マイクロプロセサを構成する回路をCPUコア，キャッシュ，入出力インタフェース回路など機能別に分け，別々に電源を供給する形にした。さらに電源電圧を動的に下げる機構を加えた。電源電圧は通常，1.1Vであるが，高速で動作する回路に関しては状況に応じて0.8Vといった電圧に下げて駆動する。こうすることで，リーク電流の影響を抑えられ，消費電力が下がる。
もう一つの手法はマイクロプロセサを構成する回路ごとにクロックの供給を制御するクロック・ゲーティング。PWRficientではチップ全体を2万5340の要素に分けてクロックの供給を制御する。なお，2005年10月にPWRficientの技術を始めて明らかにした際には，要素の数を1万5000としていたが，実際の製品では粒度をさらに細かくした（Tech-On!関連記事2）。
電源電圧の制御やクロック・ゲーティング自体はいずれも，低消費電力プロセサの設計では常道の一つである。競合他社から抜きんでた理由をDobberpuhl氏は「技術の適用方法で他社の上を行ったから」と説明する。
電源電圧の制御に関しては「温度や処理負荷などその時のマイクロプロセサの状態に合わせて動的に供給電圧を切り替える機構は当社だけ。他社はあらかじめ用意した動作周波数と電源電圧の関係などを示すテーブルに基づいて切り替えるもっと静的な手法を採用している」という。クロック・ゲーティングの粒度に関しても，「設計の難易度が高いため他社製品では数百から数千程度が普通」とする。
