待たれる対応ハード・ディスク

　2002年11月上旬の時点で，Serial ATAに対応したマザーボードやRAIDボードはかなり揃ってきた（表1[拡大表示]）。だが，肝心のハード・ディスクはまだない。これでは宝の持ち腐れである。従来のハード・ディスクのインタフェースをSerial ATA化するアダプタもあるが，単に接続できるようにするだけで，Serial ATAの性能を生かし切れない。

　対応ハード・ディスクは，2002年内に米Seagate Technology社の「Barracuda ATA V（ファイブ）」と米Maxtor社の「DiamondMax Plus 9」のSerial ATA対応版が出荷される見込みだ（表2[拡大表示] ）。いずれも7200回転/分の製品である。Maxtorは2003年初めにサーバ向けの「MaXLine II/MaXLine Plus II」も出荷する。対応製品をいち早く出荷するこれら2社と対照的なのが，米Western Digital社と韓国Samsung Electronics社である。Intelのチップセットが対応する2003年半ばに合わせて対応製品を出荷する計画だ。

表1●Serial ATAに対応した主なマザーボードとRaidボード
　
表2●主なハード・ディスク・メーカのSerial ATA対応製品と量産出荷時期
写真2●富士通のSerial ATA対応2.5インチ・ハード・ディスクの評価機「MHR2020AT」。
2002年10月の「インテル　デベロッパ・フォーラム2002 Fall Japan」で披露された

　主にノート・パソコンで使われる2.5インチ・ハード・ディスクの開発も進んでいる。2002年10月に開催された「インテル　デベロッパ・フォーラム2002 Fall Japan」では，富士通が試作した2.5インチのSerial ATA対応ハード・ディスク「MHR2020AT」（容量20Gバイト）がデモンストレーションされていた（写真2）。同社は2002年11月に「MHS2030AT」（容量30Gバイト）を一部の顧客に出荷する。これらの評価機は4200回転/分だが，2003年に量産出荷予定の製品は5400回転/分になる見込みだという。2.5インチのSerial ATA対応ハード・ディスクは日立製作所も開発を進めている。2003年末から2004年にかけて製品化する計画だ。

サーバ向けのSerial ATA II

　Serial ATAには「Serial ATA II」という派生規格もある。Serial ATAにサーバやネットワーク・ストレージに必要な仕様を追加した規格で，Serial ATAを置き換えるものではない。Serial ATAがパソコン全般に使える汎用の規格であるのに対し，サーバに特化した規格という位置付けだ。

　Serial ATA IIは，Serial ATA Working Groupが2002年2月に仕様の策定を開始した。規格化は2段階で行う。まず，転送速度150Mバイト/秒のSerial ATAにサーバに必要な仕様を追加した「フェーズ1規格」を策定し，次に転送速度を300Mバイト/秒に高めた「フェーズ2規格」を策定する。

写真3●2002年9月の「Intel Developer Forum Fall 2002」で披露されたSerial ATAzKのデモ。
コマンド・キューイングに対応していない現行のパラレルATAと比較して，1秒当たりの入出力の回数を約25％増やせたという

　フェーズ1規格は2002年10月に公開された。特徴は「コマンド・キューイング」という機能に対応している点。ホスト・コントローラからデバイスに発行される複数のコマンドをキュー（待ち行列）に格納することで，順不同（out-of-order）実行などによりデータ転送の効率を上げる機能である。すでに，SCSIがこの機能を備えている。フェーズ1規格に対応したハード・ディスクなどの機器は2003年に登場する見込みである。

　2002年9月に米国サンノゼで開催された「Intel Developer Forum Fall 2002」では，実機によるSerial ATA IIのデモンストレーションが行われた（写真3）。ホスト・コントローラとして米Silicon Image社の製品を利用し，Seagateが試作したSerial ATA II対応ハード・ディスクとIntelが開発したソフトウェアを用いた。コマンド・キューイングに対応していない現行のパラレルATAと比較して，1秒当たりの入出力の回数を約25％増やせたという。

　Intelは2002年10月23日，初めてSerial ATA IIに対応したディスク・コントローラ「Serial ATA Controller 31244」を発表した。ポート数は4個。1万個注文時の単価は22ドルで，2003年1～3月に出荷を開始する。

　フェーズ2規格は2003年後半に公開される予定だ。Serial ATAで300Mバイト/秒を実現する規格は2004年半ばに完成予定なので，高速化ではSerial ATA IIが先行することになる。サーバ用途の方が高速化の需要が大きいためだ。フェーズ2規格に対応した機器は2004年後半に登場する見込みである。

銅配線を限界まで使うPCI Express

　PCI Expressの目的も，Serial ATAと同じくパラレル・インタフェースの限界を超えることにある。Intelによれば，複数のデータ信号線を同期させるパラレル・インタフェースの信号レートは1GHzが限界だという（図4[拡大表示]）。これに対し，シリアル・インタフェースなら銅配線の限界である12GHzまで耐えられる。もし将来，これ以上の信号レートを実現する必要が出てくれば，銅配線はあきらめて光接続を導入する必要がある。

　PCI Expressは，Serial ATAと同じ差動伝送方式を採用し，1ビットの双方向の転送に4本の信号線を用いる。この4本の信号線の単位を「レーン」と呼ぶ。1レーン当たりの転送速度は片方向で250Mバイト/秒。PCI Expressではさらに複数のレーンを束ねて高速化できる。仕様では最大32レーンを束ねて使う「x32」まで定められている。

　パソコンでPCIスロットの代わりに拡張ボードの接続用に使われるのは，1レーンの「x1」に対応したスロットだ（図5[拡大表示]）。4レーンの「x4」と8レーンの「x8」はサーバ向けだという。帯域幅が必要なグラフィックス・ボードの接続用には「x16」のスロットを用いる。チップセットのチップ間接続にもx16インタフェースが使われる見込みだ。

図4●パソコンのI/Oアーキテクチャの進化。
パラレル・バスの限界である1GHzを超えるためにシリアル・インタフェースであるPCI Expressが開発された。IntelがPCI Express（当時の名称はThird Generation I/O Architecture）の開発を表明した2001年3月の「Intel Developer Forum Spring 2001」でのプレゼンテーションを元に作成した
　
図5●PCI Express用のスロット。
PCIの代替には「x1」，サーバ向けには「x4」や「x8」，AGPの代替には「x16」というタイプのスロットを用いる。Intelの資料による
写真4●NECが行ったPCI Expressの実機による初めてのデモ。
2002年9月の「Intel Developer Forum Fall 2002」で披露した

　PCI Expressの実機によるデモンストレーションは，2002年9月の「Intel Developer Forum Fall 2002」でNECと米Xilinx社が初めて披露した（写真4[拡大表示]）。NECは，PCI Expressの機能を組み込んだASIC（カスタム・チップ）の出荷を2003年初めに開始する。Xilinxはチップは製造せず，PCI Expressの回路設計（IPコア）をチップ・メーカにライセンスする。

設計の難しさを克服できるか

　ただ，PCI Expressには懸念材料がある。対応チップやマザーボードの設計の難しさだ。PCIでは扱う信号の動作周波数が33MHzだったのに対し，PCI Expressでは2.5GHzに跳ね上がる。

　過去には，主記憶で同じような例があった。Direct Rambus DRAM（DRDRAM）が対応チップセットやマザーボードの開発に手間取る間に，PC133 SDRAMやDDR（Double Data Rate）SDRAMといったライバルに主流の座を奪われたのだ。DRDRAMはシリアル・インタフェースではないが，少ないデータ信号線を高い周波数で動作させるというシリアル・インタフェースに近い特徴を持つ。PC800のDRDRAMで動作周波数は400MHz（データ転送は800MHz）と，従来のPC100 SDRAMの100MHzから大幅に上がった。このためIntelは対応チップセットの開発に手間取り，何度も出荷延期を繰り返した。また，安定動作のため1チャネル当たり当初3本の予定だったメモリ・スロットを2本に削り，拡張性を犠牲にしてようやく実用化されたという経緯がある。

　PCI Expressも，マザーボードの設計は条件が非常にシビアになる点が指摘されている。開発に時間がかかれば，普及が後ろにずれ込む可能性もある。

（大森　敏行）