インテルは3月25日,記者説明会を開き,低電圧版Itanium 2を今年夏以降に発売するなど,サーバー向けCPUを中心とする今後の製品戦略を明らかにした。2月に米国で開催されたIDF(Intel Developer Conference)で発表されたものも含まれているが,一部新しい情報を国内で初めて公開した。

Xeonは,04年の「Nocona」で90nmプロセス
 低価格サーバー/ワークステーション向けの「Xeon」は,動作周波数3.06GHzで2次キャッシュ容量512Kバイトのものが発表されたばかり。これが2003年第3四半期には,2次キャッシュ容量1Mバイトと2倍に増やしたものを投入する予定。さらに2004年第3四半期には,90nmの製造プロセス・ルールで微細加工され,より高い周波数で動作する「Nocona(開発コード名)」(2次キャッシュ容量1Mバイト)を出すという。

Xeon MPは,「Polomac」でリンク方式の設計を採用
 最大32個までのマルチプロセッサ向けである「Xeon MP」では,現在,動作周波数2GHzで3次キャッシュ容量2Mバイトの「Gallatin(開発コード名)」が出荷されている。これが2003年後半には,同じ設計でより高い動作周波数になり,2004年前半には,3次キャッシュを4Mバイトと2倍に増やした製品が出る。さらに2004年後半は,プロセス・ルール90nmの「Polomac(同)」と呼ばれるXeon MPを投入する。システム・バスの周波数も上がり,「リンク方式による新しいアーキテクチャを採用することになる」(同社プラットフォーム&ソリューションズマーケティング本部,エンタープライズ・ソリューションズグループの平野浩介統括部長)という。

「Madison」は今年夏登場,05年はデュアル・コアの「Montecito」
 64ビットCPUに関しては,現在,動作周波数1GHzの「Itanium 2」(3次キャッシュ容量3Mバイト,開発コード名McKinley)が出ている。これが2003年第3四半期には,動作周波数1.5GHzと1.5倍にクロックアップし,3次キャッシュ容量も6Mバイトと2倍になった「Madison(開発コード名)」が用意される予定だ。いずれも,今年春に出荷されるWindows Server 2003の64ビット版が動作する。Madisonを搭載した8プロセッサ以上のサーバーは10製品以上になり,McKinleyサーバーの5機種に比べて大幅に増える。

 「TPC-Cの結果は,McKinleyを32個搭載したマシンが43万3000tpmcを示し,非クラスタリングの分野で2位,32個という少ないプロセッサ数では1位だ。Madisonが出れば50万tpmcを軽く超えるので,名実ともにトップになる」(平野氏)と胸を張る。さらに,2004年には動作周波数が1.5GHz超で3次キャッシュが9Mバイトの「Madison 9M(開発コード名)」が,2005年にはプロセス・ルール90nmでデュアル・コアを搭載した「Montecito(同)」が登場する。

低電圧版Itanium 2が今年第3四半期,将来は3Mバイト・キャッシュ
 Itanium 2の低電圧版の計画も明らかにされた。これは消費電力が62Wと従来のItanium 2の132Wに比べて大幅に低消費電力になったもの。2003年第3四半期には動作周波数1GHz,3次キャッシュ容量1.5Mバイトの「Deerfield(開発コード名)」と呼ばれる製品を,2004年には動作周波数も3次キャッシュ容量もアップした「Deerfield」をリリースする。いずれもデュアル・プロセッサのみの使用になっている。将来は3次キャッシュ容量が3Mバイトとなって,現行のItanium 2(開発コード名McKinley)と同等スペックで消費電力を抑えたものになる予定。「Sun MicrosystemsはエントリのRISCマシン市場で50%以上のシェアを持っているが,低電圧版Itanium 2はそれの対抗製品と位置付けている」(平野氏)と意気込みを語る。

04年,チップ・セットのすべてにPCI Expressを標準搭載
 チップ・セットもロードマップの概要が説明された。「Canterwood」はワークステーション向けで2003年半ばに登場予定。「Lindenhurst」はNoconaサーバー向けで2004年に登場予定。「Twin Castle」は4プロセッサ対応のPotomacサーバー向けで2004年前半に登場予定。いずれも開発コード名。Lindenhurstは,いくつかの製品構成があって,エントリ向けとハイエンド向けの両方に対応できるように自由度を持たせるという。メイン・メモリーに関しては,2004年にDDR2に対応する予定。また,2004年に登場のチップ・セットのすべてが,PCIバスの高速版PCI Expressに対応する予定だ。ギガビットEthernetやiSCSI向けにオフロード・エンジンを搭載する可能性にも,含みを持たせた説明があった。

 32ビット向けのチップ・セットに比べて64ビット向けのチップ・セットは2005年まで変更がないようだ。現行のItanium 2向けチップ・セット「E8870」のまま,2005年登場のMontecitoまで利用できるようソケット互換になる。

 また,平野氏は,米Microsoftなどが提唱しているセキュリティを重視した新しいアーキテクチャ「Next Generation Secure Computing Base」(旧名称「Palladium」)に関するインテルの技術的な対応を,2003年半ばにも明らかにすると語った。同技術は,保護されたプログラム実行環境,保護されたメモリー空間,保護されたストレージをユーザーに提供するもので,デジタル著作権管理のサーバーなどの用途が見込まれている。

(木下 篤芳=日経Windowsプロ)