米Intelが,米国時間9月7日にカリフォルニア州サンフランシスコで開幕した開発者向け会議Intel Developer Forum(IDF)で,デュアル・コアの次世代「Intel Itanium」(開発コード名は「Montecito」)のデモンストレーションを行った。さらにIntel社は,IT資産の管理負荷を軽減する技術「Intel Active Management Technology(IAMT)」,仮想化などを含むチップ設計技術「Vanderpool Technology(VT)」(開発コード名),セキュリティ技術「LaGrande Technology(LT)」についても発表した。

 同社は,ロー・エンドからハイ・エンドまでの主要プロセサ製品系列でマルチ・コア化を計画している。「当社のマルチ・コア技術は単一LSIに2つのコアを集積するだけではない。開発者が同技術を使用すると,既存のリソースとツールを使ってまったく新しい革新的な機能をエンド・ユーザーに提供できるようになる」(Intel社社長兼COOのPaul Otellini氏)

 実際に動作させてデモンストレーションしたMontecitoは,17億個以上のトランジスタを集積しており,24Mバイトのキャッシュ・メモリーを内蔵する。

 IDFで紹介したそのほかの技術の概要は以下の通り。

・IAMT:
 携帯用通信機器からサーバーといったさまざまなプラットフォームを対象に,資産情報の管理を行う。「IT予算の約80%が資産管理に費やされている現状からIT管理者を解放し,ソリューションの開発/導入に取り組めるようにすることで,作業の生産性と効率を向上させる」(同社)

・VT:
 複数の動作環境を同時に運用することを可能にし,信頼性向上を図る

・LT:
 システムが攻撃されることを防ぐと同時に,さまざまな新しいマルチメディア機能を低コストで提供する

 また同社は同日,将来リリース予定のプロセサについても明らかにした。主な内容は以下の通り。

・「Cranford」「Potomac」(いずれも開発コード名):
 90nmプロセス・ルールで製造する初のIntel Xeon processors MPベースのプロセサ。32ビットと64ビットの両アプリケーションを動作させる技術Intel Extended Memory 64 Technology(Intel EM64T)を採用。Demand Based Switching(DBS)とEnhanced SpeedStep Technologyを連携させており,要求される処理負荷に応じて消費電力と処理能力を動的に変えられる。対応チップセットは,PCI ExpressとDDR2メモリーを使用する4ウエイの「Twin Castle」(開発コード名)。2005年前半に利用可能とする

・「Tulsa」(開発コード名):
 Xeon processor MPベースのデュアル・コア・プロセサ

・「Montvale」(開発コード名):
 Itanium 2ベースのデュアル・コア・プロセサ。65nmプロセス・ルールで製造する。Montecitoのリリース後に利用可能とする

・「Tukwila」(開発コード名):
 Itanium 2ベースのマルチ・コア・プロセサ

・「Whitefield」(開発コード名):
 Intel Xeon processor MPベースのマルチ・コア・プロセサ。Tukwilaと共通のプラットフォーム・アーキテクチャを採用する

・「Irwindale」(開発コード名):
 2ウエイ・サーバー/ワークステーション向けのプロセサ。3.6GHz版Xeonの後継製品

◎関連記事
米Intel,32ビット/64ビット両用Xeon対応のサーバー・プラットフォームを発表
米Intel,「デジタル・オフィス」構想とプロセサのリリース計画を発表
米Intel,将来版Xeon,Pentium 4で64ビット・アプリ実行を可能に
米Intel,IDF Fall 2003でセキュリティ/信頼性向上や今後の開発方針などを発表
米AMD,デュアル・コア版「Opteron」をデモへ
米AMD,AMD64ベースのデュアル・コア・プロセサを2005年中盤にリリースへ
「米Intelと米IBMが優勢」――64ビットCPUの比較調査
米Sun,新型プロセサ「UltraSPARC IV」を発表,CPUコアを2つ搭載し「従来品に比べ2倍高速」

[発表資料(Montecitoのデモなど)]
[発表資料(プロセサのリリース計画)]