米メンター・グラフィックス，FPGA設計ソフトの新版「FPGA Advantage 5.3」を発表

和田英一

2002.07.11

　米Mentor Graphicsは米国時間7月10日に，HDL（ハードウエア記述言語）設計フロー・ソフトウエアの新版「FPGA Advantage 5.3」を発表した。FPGA（Field-Programmable Gate Array）の作成／シミュレーション／合成作業の管理用である。

　「当社は，作成／デバッグ／シミュレーション／合成作業に対応した総合的なFPGA設計フローを提供できる，唯一のEDA（Electonic Design Automation）ツール・ベンダーだ」（Mentor Graphics社マーケティングおよびHDL設計，FPGAソリューション担当ディレクタのValerie Rachko氏）

　新版には「Interface-Based Design（IBD）」機能の強化や高度なデバッグ機能など，新たな設計管理機能が追加されており，「数100万ゲート規模のFPGAの設計作業を簡素化できる」（同社）

　FPGA Advantage 5.3のIBDエディタを使うと，複雑な内部接続の問題に対処できるという。IBDでは，比較的単純な表形式で内部接続構造の表示が可能。設計者はこの表を使って信号接続を迅速に指定し，VHDL（VHSIC HDL）やVerilogといった形式で構造記述を自動生成できる。さらに，IBDの表形式データは設計上の制限や合成時の属性指定に使用できるので，設計フローの下流フェーズでも利用可能である。

　新版のデバッグ機能には，インタラクティブなシミュレーション・デバッグ中にテキスト・ファイルのビジュアル化を行う機能が追加された。

　「HDLソース・コードのビジュアル化や表形式データにより，HDLシミュレーションを強化し，設計検証作業の生産性を向上できる」（同社）

　さらにFPGA Advantage 5.3は，米Alteraの「MegaWizard Verilog」プラグイン・マネージャと「LogicLock」にも対応する。MegaWizardプラグイン・マネージャを使うと，ソース・コードを変更せずにVHDLおよびVerilogのいずれに対しても拡大率を変更できる。またLogicLockにより，「Altera Quartus II」設計環境内での階層的なインクリメンタル設計が可能となる。

　米Xilinxの「CORE Generator」用VHDLおよびVerilogにも対応しており，Xilinx社のLSI用の設計フロー内に，大規模なIP（再利用可能な機能モジュール）を直接組み込むことができる。

　そのほかの主な強化点は以下の通り。

・階層レベルの追加／削除機能
・複数のインスタンスを作成可能なフレーム
・信号スライス用の信号スタブ
・クロス・トレース用データフロー・ウィンドウ
・Microsoft Windows XP対応

　FPGA Advantage 5.3は，Mentor Graphics社の再販ネットワークを通じ直ちに利用可能とする。FPGA設計者1名向けの価格は1万2000ドルから。ワークグループ用は4万5000ドルから。詳細については，同社のWebサイトに掲載している。