米Intelが米国時間4月2日に,オレゴン州ヒルズボロの同社工場「D1C」で,0.13μmの半導体製造技術と300mmウエーハを使った半導体チップ(first silicon)の製造に成功したことを明らかにした。

 Intel社はこれら技術で製造する半導体製品を2002年初めにも市場投入する予定である。今回の試験製造の成功で,「この計画が予定通りに進む」としている。

 「回路の線幅を0.13μmに細くし,300mmと大きなウエーハを使うことで,生産能力が従来の4倍になる」(Intel社Technology and Manufacturing Group上級副社長兼ジェラル・マネージャーのSunlin Chou氏)。

 Intel社では,300mm(12インチ)ウエーハを使うことで,既存の200mm(8インチ)ウエーハに比べて面積が2.25倍,1枚のウエーハからとれるチップの数が2.4倍になり,30%のコスト削減が図れると見ている。また工場で使うエネルギーと水の量は40%削減できるという。

 0.13μmの製造技術を用いることで,「トランジスタを1億個以上集積した,数GHzで動作する高性能マイクロプロセサの製造が可能になる」(Intel社)。この技術によりゲート長が70nm(0.07μm),ゲート酸化膜が1.5nmのトランジスタの製造が可能になる。Intel社は,これに加え6層銅配線技術を使って,将来版のPentium 4やマイクロプロセサ製品,ネットワーク/通信分野の半導体製品を製造していくという計画を立てている。

■米Intelの半導体製造技術の推移

  P648 P650 P852 P854 P856 P858 P860
量産 1989 1991 1993 1995 1997 1999 2001
プロセス 1μm 0.8μm 0.5μm 0.35μm 0.25μm 0.18μm 0.13μm
ゲート長 1μm 0.8μm 0.5μm 0.35μm 0.2μm 0.13μm 0.07μm
SRAMセル面積 220μm2 111μm2 44μm2 21μm2 10.6μm2 5.6μm2 2.09μm2
電源電圧 5V 5V 3.3V 2.5V 1.8V 1.5V 1.3V
配線 2層Al 3層Al 4層Al 4層Al 5層Al 6層Al 6層Cu

◎関連記事
米IBM,次世代LSI製造技術の開発コンソーシアム「EUV LLC」に参加
ムーアの法則はあと10年は大丈夫,米インテルが微細プロセス向け基盤技術を開発
米インテルが0.03μmのCMOSトランジスタを開発,5~10年で10GHzのMPU
銅配線採用にようやく踏み切ったIntel,今後のIA-32/IA-64を占う
Intelのマイクロプロセサ,2002年半ばに0.13μm版の個数が0.18μm版を上回る
米インテルが0.13μmの製造技術の開発が完了と発表,2001年に量産体制
インテルがアイルランド工場の操業を1年延期,「いきなり300mmウエーハで」
米Intelと大日本印刷,0.13μmのフォトマスク開発で提携,2001年メド
米IBMがSOI,9層銅配線,0.13μm CMOSの半導体技術を開発,来年早々に量産へ
Pentium IIIにみる米Intelの未来(3):脱Mooreの法則でみえるIntelの未来
「Mooreの法則」は死なず,生き延びたマイクロプロセサの鉄則
ユックリ,すいすいが,ポストx86のプロセサの十分条件に
Intelが危ない

[発表資料へ]