米Intelは米国時間11月7日に，0.13μmルールの半導体製造技術の開発が完了したことを明らかにした。
2001年にも0.13μm技術を採用したマイクロプロセサの量産を始める。1億トランジスタ以上を1チップに集積する数GHz動作のマイクロプロセサを，市場投入する予定である。
具体的には，トランジスタのゲート長70nm，1.5 nmのゲート酸化膜，6層の銅配線，低誘電率（low-k）絶縁体分離技術を用いたSRAMとマイクロプロセサを開発した。層間絶縁膜には，SiO2（比誘電率は3.6）を用いた。
0.18μmの製造技術に比べ，マイクロプロセサの動作周波数を最大65％高めることが可能になるという。またロジック回路部の動作電圧を1.3V以下の抑えることができる。なおIntel社は，0.13μm技術を使ってセル・サイズが2.45μm角の18MビットSRAMを開発した。「マイクロプロセサのチップ面積に占めるキャッシュの割合が大きくなっている現状で，SRAMのセル・サイズを小さくすることは，コスト面できわめて重要」（Intel社）。現在，2.09μm角のSRAMセルの開発も進めているという。
これら技術に関する詳細は今年12月に開催されるInternational Electron Devices Meeting（IEDM）で発表する予定である。
なおIntel社は，200mm（8インチ）ウエーハで0.13μmの技術を用いた製品の量産を2001年にはじめ，その1年後に300mmウエーハに移行する予定である。既存の200mmウエーハに比べて，面積が2.25倍，1枚のウエーハからとれるチップの数が2.4倍になり，30%のコスト削減が図れるという。
300mmウエーハの開発は，オレゴン州にある同社のD1Cと呼ぶファブで行われている。Intel社は今後数年間に，このファブに12億ドルを投じる。
◎関連記事
■米Intelと大日本印刷，0.13μmのフォトマスク開発で提携，2001年メド
■銅配線採用にようやく踏み切ったIntel，今後のIA-32/IA-64を占う
[発表資料へ]
