米Intelのフェローで半導体製造技術開発の責任者を務めるRobert S.Chau氏が6月12日に都内で記者会見を開き,同社が開発したゲート長0.02μmのMOSトランジスタ技術の詳細について語った。
このなかでChau氏は,ゲート長0.02μmのトランジスタが実際に動作することを確認したことを明らかにした。「2007年には10億トランジスタを集積し,20GHzで動作するマイクロプロセサが可能になる」(Chau氏)という。
これまで0.1μm以下のサイズになると,トランジスタのゲート酸化膜(SiO2)が極端に薄くなり,絶縁膜のなかを流れるトンネル電流が大きくなり,トランジスタ動作はしないと言われていた。このため最近では,ゲート酸化膜に代わる誘電率の高い新材料を開発しようという動きが活発になっていた。誘電率が高いと絶縁膜を厚くできるからである。
今回Intel社が試作したトランジスタには従来と同じゲート酸化膜を使い,その厚さは0.8nm(0.0008μm)。その厚さは原子3個分と極めて薄い。Intel社は今回,0.02μmのトランジスタでも,Pentium 4や256MビットDRAMといったLSIに使われているトランジスタと同様にスイッチング動作でき,デジタルICとして十分使えることを証明したわけである。
25個のPentium 4を1チップにおさめることが可能に設計や検査,作りやすさなどの問題がなくなれば,1チップに10億トランジスタを集積したLSIが製品化できることになる。単純計算で約25個ものPentium 4(4200万トランジスタ)が1チップに集積できる規模である。
開発したnチャンネルMOSトランジスタの動作は,ドレイン電圧0.75V(電源電圧に相当)で確認した。ドレイン電流(1個のトランジスタに流れる電流に相当)が流れ始めるゲートしきい電圧は0.2~0.25Vだった。ゲート長のばらつきによって、しきい電圧が大きく変動する「短チャネル効果」と呼ぶ問題は見られかなったという。
ちなみに現在のmobile Pentium IIIには,電源電圧を1.1Vに下げて低消費電力化を図った製品がある。LSIの消費電力は、C(キャパシタ)×V×V×f(動作周波数)に比例する。つまり電源電圧の2乗に比例するわけだ。消費電力の低減を図る上で,電源電圧を下げる効果は大きい。今回,ドレイン電圧0.75Vでのトランジスタの動作を確認したことで,「ゲート長0.02μmのトランジスタを使ったLSIでも,消費電力を抑えた設計ができる」(Chau氏)。
なお,これまでの新プロセス導入のロードマップに照らし合わせてみると,0.02μmプロセスの導入は2007年ごろになる見込み(下表)。ゲート長は0.02μmのトランジスタを使うが,露光のデザイン・ルールは0.045μmとなる。
■Intel社の半導体ロードマップ
プロセス名 | P854 | P856 | P858 | Px60 | P1262 | P1264 | P1266 | P1268 |
導入(年) | 1995 | 1997 | 1999 | 2001 | 2003 | 2005 | 2007 | 2009 |
露光技術(μm) | 0.35 | 0.25 | 0.18 | 0.13 | 0.09 | 0.065 | 0.045 | 0.032 |
ゲート長(μm) | 0.35 | 0.2 | 0.13 | 0.07 | 0.05 | 0.03 | 0.02 | 0.016 |
(津田 建二=日経エレクトロニクスアジア誌チーフ・テクニカル・エディター)
◎関連記事
■「ムーアの法則は10年は大丈夫」,米インテルが「最速」トランジスタを開発
■ムーアの法則を書き換えろ! 米IBMが半導体の速度を最大35%高める技術を開発
■米IBMがSOI,9層銅配線,0.13μm CMOSの半導体技術を開発,来年早々に量産へ
■IBMが高速SOIプロセスの量産技術を確立,性能が35%増,消費電力は1/3
■IBM,マイクロプロセサを30%高速化できる半導体技術を開発
■ムーアの法則はあと10年は大丈夫,米インテルが微細プロセス向け基盤技術を開発
■米インテルが0.03μmのCMOSトランジスタを開発,5~10年で10GHzのMPU
■米インテル,「0.13μm技術と300mmウエーハ使うチップの製造に成功」と発表