今回は、大容量ストレージの記憶媒体として一般的に使われるNAND型フラッシュメモリーの構造を見ていきます。ただし、直感的なわかりやすさを最優先にして、半導体の詳細や正確さにはこだわらないことにします。NAND型フラッシュメモリーが、データ記憶装置としてどのようにデジタルデータの0と1を管理しているかを理解しておきましょう。

セルが0と1を表すNAND型フラッシュメモリー

 まずは、NAND型フラッシュメモリーの各構成要素について説明します。

NAND型フラッシュメモリーの構造
「0」「1」のデジタルデータを管理するのが「セル」。セルの浮遊ゲート内の電子があるかどうかで0か1を判断する。
[画像のクリックで拡大表示]

 フラッシュメモリーを構成する主要素子が「セル」です。フラッシュメモリーは、セルの集合体といえます。このセルがデジタルデータの0と1を管理する重要な部分で、一つのセルが「0」もしくは「1」の1ビットを表現する場合には「シングルレベルセル」と呼ばれます。複数ビットを表現できる多重性を持っている場合には、「マルチレベルセル」と呼ばれます。

 セルは、絶縁層で囲まれた「制御ゲート」と「浮遊ゲート」で構成されます。シングルレベルセルの場合は、浮遊ゲート内の電子の「有無」で0か1かを判断します。2ビットのマルチレベルセルの場合は、浮遊ゲート内の電子の「量」で判断します。つまり、電子が「全くない」「少しだけある」「まあまあある」「すごくたくさんある」の4種類です。何となくイメージがわくでしょうか。

 セルのほか、データの操作や読み出し時に必要な要素として「ビット線」「ワード線」「N型半導体」「P型半導体」があります。これらについては、必要に応じて後述します。

一つのセルで3ビットを管理できる「TLC」

 「TLC」は「トリプルレベルセル(Triple Level Cell)」の略でです。一つのセルで3ビットを管理できるNAND型フラッシュメモリーのことです。セルが1ビットのものは シングルレベルセル、複数ビットを扱うものはマルチレベルセル(暗黙の了解で2ビット管理のセルを指すことも多い)、そして3ビットがTLCです。

 ビット数が増えるほど性能は遅くなり、エラー率が上がるのが一般的です。シングルレベルセルの場合には1ビットの0と1、2種類の状態しかありませんが、TLCは3ビットなので、2の3乗で8種類の状態を管理することになります。

 状態遷移と状態の判断を電子量と電流が流れる電圧のしきい値で行うわけですから、「ある/ない」で判断できるシングルレベルセルよりも大変なのは容易に想像がつきます。しかし、NAND型フラッシュメモリーのさらなる大容量化には、マルチレベルセルのビット数を増大させることが必須となります。

次ページ以降はITpro Active会員(無料)の方のみお読みいただけます。