ソニーとソニーセミコンダクタソリューションズは2017年2月7日、DRAMを積層した3層構造の積層型CMOSイメージセンサーを開発したと発表した。1930万画素サイズの静止画1枚を120分の1秒で読み出す高速読み出しが可能で、画素の行ごとの読み出し時間のずれを抑えることにより、露光時間を制御するメカニカルシャッターのないスマートフォンでも、動きの速い被写体の撮影時に起こりやすいフォーカルプレーン歪みを抑えた。
従来の裏面照射型画素部分と信号処理回路部分との2層構造の積層型CMOSイメージセンサーに、さらに高速で低消費電力の特性を持つ大容量DRAMを積層した。イメージセンサーから他のLSIへ信号を出力するインタフェース規格には速度の制約があるが、高速に読み出した信号を一旦DRAMに保存することで、インタフェース規格に合わせた速度で出力できる。
画素部分から読み出したアナログ映像信号をデジタル信号へ変換する回路を従来の2段から4段構造に倍増するなど処理能力を向上。また、3層にそれぞれ搭載された回路間のノイズの低減など、設計上の技術的な課題を克服した。同社が長年培ってきた積層型の製造技術や知見などを活用することで、3層化で構造が複雑になっても高い品質と信頼性を保った。
1930万画素の静止画のほか、フルHD（1920×1080画素）サイズで毎秒最大1000フレームのスーパースローモーション動画の撮影が可能。有効画素数は2020万画素（5520×2840画素）、DRAM容量は1Gビット。イメージサイズは1/2.3型。フレームレートは静止画（4対3、1930万画素）が30fps、動画は4K（3840×2160画素）が60fps、フルHD/720pが240fps。読み出し速度は8.478msec（4対3、1930万画素）、6.962msec（16対9、1710万画素）。
今回の成果は、米国サンフランシスコで2017年2月5日から開催されている「ISSCC（国際固体素子回路会議）」にて発表した。なお、製品化の時期は未定。
