日立製作所が、カナダD-Wave Systemsの量子コンピュータに挑戦状を叩きつけた――もちろん日立側はそんな言葉は使っていないが、これが記者会見で感じた率直な感想である。

 日立製作所は、量子コンピュータに匹敵する性能で「組み合わせ最適化問題」と呼ばれる数学上の問題を解けるとする半導体チップを試作した(写真1)。室温で動作するCMOSチップを使えるため、チップを極低温に冷やす必要がある量子コンピュータと比べ、コンピュータを大幅に小型化・省電力化できるという。同社はこの研究の成果を、「半導体のオリンピック」と呼ばれる国際会議「2015 International Solid-State Circuit Conference」(2015年2月22日~26日)で発表した。

写真1●日立製作所が試作した、組み合わせ最適化問題を省電力で解ける新型コンピュータ。新たに開発した半導体チップを2つ(左右)、制御用のFPGA(中央)を備える。チップを2つ載せたのは、複数チップの並列動作による拡張性を検証するため
写真1●日立製作所が試作した、組み合わせ最適化問題を省電力で解ける新型コンピュータ。新たに開発した半導体チップを2つ(左右)、制御用のFPGA(中央)を備える。チップを2つ載せたのは、複数チップの並列動作による拡張性を検証するため
[画像のクリックで拡大表示]
写真2●日立製作所 中央研究所 通信エレクトロニクス研究部の山岡雅直主任研究員
写真2●日立製作所 中央研究所 通信エレクトロニクス研究部の山岡雅直主任研究員
[画像のクリックで拡大表示]

 日立製作所 中央研究所 通信エレクトロニクス研究部の山岡雅直主任研究員(写真2)らが試作したチップは、回路線幅65nmのプロセスで製造したもの(写真3)。20480個の量子ビットの挙動を擬似的に再現し、2の20480乗(≒1兆の500乗)の組み合わせ数からなる最適化問題について、厳密解に近い実用的な解に数ミリ秒で到達できるという(写真4)。最先端の14nmプロセスを使えば、量子ビット1600万個分に相当するチップを製造できる見込みだ。

写真3●チップは65nmのCMOSプロセスで製造。約2万個のスピン(量子ビット)の挙動を再現する
写真3●チップは65nmのCMOSプロセスで製造。約2万個のスピン(量子ビット)の挙動を再現する
[画像のクリックで拡大表示]
写真4●試作したコンピュータの動作デモ。半導体チップ2個のうち1個を使い、組み合わせ最適化問題の一つであるグラフカット(MAX-CUT問題)を1ミリ秒で解いた。「HITACHI」の文字がきれいに現れれば厳密解に到達しているが、わずかに厳密解からは外れている
写真4●試作したコンピュータの動作デモ。半導体チップ2個のうち1個を使い、組み合わせ最適化問題の一つであるグラフカット(MAX-CUT問題)を1ミリ秒で解いた。「HITACHI」の文字がきれいに現れれば厳密解に到達しているが、わずかに厳密解からは外れている
[画像のクリックで拡大表示]

 問題を解く際の消費電力は、一般的なPCによる近似アルゴリズムと比べた場合でも、約1800分の1に低減できたという(写真5)

写真5●従来のコンピュータと比べ、約1800倍の省電力性能を持つ
写真5●従来のコンピュータと比べ、約1800倍の省電力性能を持つ
[画像のクリックで拡大表示]

 「非ノイマン型のアーキテクチャーでケタ違いの省電力化を目指す」という発想は、「脳の構造を模したチップ」として米IBMが開発中のニューロモーフィックチップに通じるものがある(関連記事:脱ノイマン型へ、IBM70年目の決断)。ムーアの法則による半導体チップの省電力化・高速化が限界を迎えつつある中、常識を超えた新型コンピュータを探求する試みに引き続き注目が集まりそうだ。