図1 Coreアーキテクチャの内部ブロック図
図1 Coreアーキテクチャの内部ブロック図
[画像のクリックで拡大表示]

 現在,米Intel社のマイクロプロセサの内部構造は,用途ごとに異なる。「P5」構造のPentium,「P6」構造のPentium Pro/II/III,「NetBurst」構造のPentium 4/D/およびXeon,そして「Banias」構造のPentium MおよびCore Duoである。現状ではサーバー用と,デスクトップ用/ノート用で内部構造が異なっているが,2006年第3四半期には,これを統一し,刷新したアーキテクチャ「Core」を採用する(関連記事1関連記事2)。

 そのブロック図がこれだ(図1)。命令の発行数が従来の3個から4個に増えた。これまでのデュアル型では,コアごとに個別にキャッシュを備えていたが,Core構造では2つのコアがキャッシュを共有する。これにより,コア間が同じアドレス空間のデータを利用する際に,フロントバス経由でデータを受け渡しする必要がなくなる。このほか,主記憶からキャッシュにデータをプリフェッチする機能や,128ビットのパック・データを1クロックで演算するSSE命令などを加えた。パイプラインの段数は14段である。