写真1●10Gビット/秒超のトラフィックからアプリケーション層の不正コードなどを判別する「Project SuperMassive」技術を搭載した試作機のアーキテクチャ
写真1●10Gビット/秒超のトラフィックからアプリケーション層の不正コードなどを判別する「Project SuperMassive」技術を搭載した試作機のアーキテクチャ
[画像のクリックで拡大表示]
写真2●96コアの試作機で13Gビット/秒のDPIスループットを実測
写真2●96コアの試作機で13Gビット/秒のDPIスループットを実測
[画像のクリックで拡大表示]

 米SonicWALLは2010年6月7日、10Gビット/秒超のスループットでパケットの中身を判別する「Project SuperMassive」技術の説明会を開催。40Gビット/秒のトラフィックを処理可能なセキュリティアプライアンスを2010年内に製品化することを明らかにした。最大384のCPUコアの並列処理(写真1)でアプリケーション層の不正コードなどを判別しつつ、伝送遅延を最大5ミリ秒、通常1ミリ秒前後に抑えられるのが特徴という。

 Project SuperMassiveは、10Gビット/秒超のスループットでTCP/IPパケットの中身(ペイロード)を判別する技術。従来からの、パケット復元不要で省メモリーの不正コード検出技術「RF-DPI(Reassembly-Free Deep Packet Inspection)」技術を基盤に、遅延の増加が少ないマルチコアおよびクラスタリングによる並列処理プラットフォームを開発した。RF-DPIは複数のパケットからなるアプリケーション層のデータのうち、数個のパケットの特徴(シグネチャ)を基に不正コードのデータベースと照合・判別する技術である。

 具体的には、米Cavium Networksのネットワークプロセッサを採用し、1ブレード当たり800MHz動作のMIPSコアを12搭載。240Gビット/秒のバックプレーン帯域を持つシャーシに8ブレードを装着すると、96コアで並列処理する。4シャーシを独自スイッチで結合して384コアで並列処理するクラスタ構成にも対応する。「最大5ミリ秒、通常で1ミリ秒以下の遅延を維持しながら拡張性を持たせるのがプロジェクトの目的」(米SonicWALL Product Line ManagerのDmitriy Ayrapetov氏)。同社による実測では、1シャーシ96コア時に、全トラフィックでDPIを有効にした状態で約13Gビット/秒、IPS(不正侵入防御システム)単体で約32Gビット/秒のスループットが得られたとする(写真2)。

 同技術を搭載する製品のラインアップは未定。製品化時の価格帯は「10万~30万ドル程度になる見込み。他社製品で同等の性能なら100万ドル以上はするだろう」(Ayrapetov氏)とし、Project SuperMassive搭載機の価格性能比に自信を見せた。RF-DPIによる価格性能比の高さから主に中小市場で強みを持つSonicWALLだが、Project SuperMassiveで「まずはエンタープライズ市場における立ち位置を確保する」とした。

 今後は2010年第3四半期にベータユーザーに向けた先行出荷を開始。2010年内に、UTM(統合脅威管理)の最上位機や別ブランドの製品として発売する。2011年には、1.4GHz動作で32コアのブレードを投入し、4シャーシのクラスタ構成で最大1024コア、スループットで5倍高速なシステムに拡張する予定だ。

 なお投資ファンド米Thoma Bravoによる買収(関連記事)の影響については、「取引完了まで今後の戦略などは明らかにできないが、これまで通りのビジネスを継続する。SonicWALLにとっては一歩前進ととらえている」(Ayrapetov氏)という。