米ザイリンクスは，100ギガビット・イーサネット（100GbE）製品を極めて短時間で開発・製品化できるFPGA（field programmable gate array）「Virtex-5 TXT」を9月24日（米国時間9月23日）に発表した。「FPGA」は回路構成を自由に変更できる半導体チップで，ザイリンクスはその大手ベンダーである。

　100GbEは，急増するトラフィックをさばくのに現行の10Gビット・イーサネット（10GbE）では足りないという通信事業者のニーズに応えるものだ。企業内LANでの利用が前提だった従来のイーサネット規格と違い，通信事業者のバックボーンでの利用を念頭においている。現在は標準化が進められている段階で，最終的に作業が終了するのは2010年前半の予定である。

　標準化と同じタイミングで対応機器を製品化するには，それまでにチップの設計を終えていなければならない。しかし，ASIC（application specific integrated circuit）やASSP（application specific standard product）など回路構成を変更できないチップでは，最終的な仕様が固まるまでは設計を終了できない。一方，FPGAなら仕様の変更に応じて回路構成を変更できるため，最終的な仕様の確定に先行して開発を進められる。また，仕様変更以外にもチップの評価段階でバグが見つかっても，ハードウエアの再設計は必要なく，ソフトウエア的な修正で済むため，製品の開発期間を大幅に短縮できる。

　今回の製品の出荷時期は，エンジニアリング・サンプルが2008年12月，量産品が2009年2月である。この量産品を使えば，100GbE対応機器のメーカーは2009年中に製品を試作し，標準化が終了する2010年前半にはデモができるという。

　サンプルから量産までは，通常6～9カ月かかるが，同社では3カ月で量産化に持ち込めると判断した。その理由として，この製品で使う65nmの設計ルールを2年前から採用しており，十分な実績があるためとしている。なお，量産時の価格は，5000個一括購入時で1個当たり5万円に設定する予定である。

　Virtex-5 TXTの仕様上の特徴は，100GbEのような高速伝送が必要な用途に使えるように，大量のトランシーバ回路を集積したこと。最大で600Gビット/秒のバンド幅を得られるという。さらに，チップを利用するネットワーク機器メーカーの要望を受け，トランシーバをロジック・セルの両側に配置した。通信ではデータはチップの片方から入ってもう片方から出ていくというケースが多い。そうしたデータの流れに合わせ，トランシーバの配置を最適化したためだ