米インテルは2008年8月19日（米国時間）、新プロセサ製品群「Nehalem（ネヘーレム：開発コード名）」を、2008年第4四半期（9月～12月）から2009年にかけて順次出荷すると発表した。同社の企業向け事業を統括するパット・ゲルシンガー上席副社長 兼 デジタル・エンタープライズ事業本部長が、同日から米サンフランシスコで始まった開発者会議「Intel Developer Forum」の基調講演で公表した（写真1）。
最初に製品化するのは、ハイエンドデスクトップPC向けのクアッドコア（四つのコア）製品「Core i7」と、サーバーおよびワークステーション向けの「Nehalem-EP（開発コード名）」。2009年からハイエンドサーバー向け、普及価格帯デスクトップ向け、モバイル向けなどを順次投入するという。
新プロセサ群であるNehalemの最大の特徴は、プロセサの基本設計図であるマイクロアーキテクチャを、従来のプロセサ製品群に採用してきた「Coreマイクロアーキテクチャ」から大きく変えること。インテルは新しいマイクロアーキテクチャの名称を新プロセサ製品群と同じくNehalemと呼んでいる。
Nehalemではプロセサ同士あるいはプロセサとI/O間の接続経路として、従来採用してきた共有経路方式のFSB（Front Side Bus）を止め、新たに「QuickPath Interconnect」を採用する。FSBとは異なり、転送経路をプロセサ同士ならプロセサ同士、プロセサとI/O間ならプロセサとI/O間だけで占有できるので、システム全体の処理性能アップを狙える（写真2）。FSBはプロセサのチップセットやI/O、メモリーなど複数の外部回路と接続し制御するため、マシン全体の処理の効率性を追求するうえでは不利だった。
また経路単体の帯域幅も最大25.6GB/秒に増える。従来のFSBの2倍以上になる。
QuickPath Interconnectを採用すると同時に、従来はチップセット側に搭載していたメモリーコントローラをプロセサ内部に納める。これにより、プロセサから直接メモリーに接続し、読み出しや書き込み処理などが可能になる。
今回インテルが採用したQuickPath Interconnectやメモリーコントローラの内蔵化は、米AMDが数年前からサーバー向けプロセサ「Opteron」の設計に採用してきたアプローチと同様のもの。QuickPath InterconnectはAMDの「HyperTransport」に当たる（HyperTransportの関連記事）。
Nehalemではプロセサ1基内に搭載できるコア数を以前の4個から最大8個に増やす。また以前のCoreマイクロアーキテクチャでは搭載していなかったマルチスレッディング機能を実装するので、一つのコアが二つのスレッドを並列処理できる。つまり、8コア搭載製品であれば、合計16スレッドを並列処理できることになる。1枚のダイに載せられる最大コア数は未公開だが、4個とみられる。
低消費電力へのニーズに応えるため、新たに「Power Gates」という省電力機構を組み込む。コアの利用状況に応じて、コアへの電源供給のオン／オフを制御するもの。例えばアプリケーション側の理由で4個あるコアのうち1個しか利用していない場合、残り3個のコアへの電源供給をストップする。完全にプロセサ側で制御するため、Power Gatesを利用するためにOSやアプリケーションに変更を加える必要はないという。
コアの効率的な利用を可能にする「Turbo Mode」も搭載する。Power Gatesを使って一部のコアへの電源供給をカットしている際に、必要に応じて利用しているコアのクロック数を上げ、そのコアの処理を高速化するもの（写真3）。マルチコアに対応していない古いソフトなど、シングルスレッドのアプリケーションの処理速度を高めることができる。
Nehalemにはモジュラー構造を採用した。市場あるいはノートPCやデスクトップPC、サーバーといったそれぞれのマシンのニーズに応じて、コア数やキャッシュメモリー、省電力機構など必要な機能や仕様を選択してプロセサ製品を構成できるようにした。製品化のコスト削減につながる。
製造プロセスルールは先代のプロセサ製品群である「Penryn」と同じ45nmを採用する。2009年中にはNehalemのマイクロアーキテクチャを引き継いだ上で32nmに微細化し、処理性能の向上と消費電力の低減を狙う計画だ（写真4）。
