「Nehalem」のチップを手に持つ、米インテル首席副社長兼モビリティー事業本部長のダディ・パルムッター氏
「Nehalem」のチップを手に持つ、米インテル首席副社長兼モビリティー事業本部長のダディ・パルムッター氏
[画像のクリックで拡大表示]
Nehalemはメモリーコントローラーを統合。これはインテルでは初となる。チップセットとの新インタフェースとなるQuickPath インターコネクトや、複数のコア間で共有する3次キャッシュを搭載する
Nehalemはメモリーコントローラーを統合。これはインテルでは初となる。チップセットとの新インタフェースとなるQuickPath インターコネクトや、複数のコア間で共有する3次キャッシュを搭載する
[画像のクリックで拡大表示]
2008年6月に出荷する「Centrino 2」のロゴ。現行Centrinoの次世代版だ
2008年6月に出荷する「Centrino 2」のロゴ。現行Centrinoの次世代版だ
[画像のクリックで拡大表示]
Centrino 2の第1号となる「Montevina(開発コード名)」の主な構成要素
Centrino 2の第1号となる「Montevina(開発コード名)」の主な構成要素
[画像のクリックで拡大表示]

 インテルは2008年4月9日、報道関係者向けに最新技術動向や新製品情報を紹介する「インテル・クライアント・レギュラー・アップデート」を開催した。米インテルの首席副社長兼モビリティー事業本部長のダディ・パルムッター氏が来日。次世代CPUの「Nehalem(ネハレム、開発コード名)や、ノートパソコン向けプラットフォームの次世代ブランド「Centrino 2」の概要を説明した。

 ダディ・パルムッター氏はまず、「チック・タック戦略」について紹介した。これは、製造プロセス技術の微細化とCPUのマイクロアーキテクチャーの刷新を毎年交互に進めるというもの。2007年には製造プロセス技術を従来の65nmから45nmに微細化した「Penryn(ペンリン、開発コード名)」を出荷している。つまり、2008年はマイクロアーキテクチャー刷新の年。2007年と同様の45nmの製造プロセス技術を採用しつつ、マイクロアーキテクチャーを刷新したNehalemを投入する。

 NehalemはCPUのコア(演算回路)を2、4または8つ搭載する。CPUとチップセットの接続には新開発の高速インタフェース「QuickPath インターコネクト」を採用する。QuickPath インターコネクトは、ほかのCPUとの接続にも利用する。また、CPU内にメモリーコントローラーを統合しており、メモリーのアクセス速度を高速化している。メモリーコントローラーを統合するのは、同社では初となる。

 ほかにも、1つのCPUコアで2つの処理ができるマルチスレッディング技術や、より高性能な電源管理機能を備える。Nehalemの量産は、2008年末を予定している。2009年にはNehalemをベースに、製造プロセス技術をさらに微細化した32nmの「Westmere(ウエストメア、開発コード名)」を出荷する予定だ。

 Nehalemに続いて、ノートパソコン向けプラットフォームの進化についても言及した。2008年6月には、Centrinoの次世代版となる「Montevina(モンテヴィーナ、開発コード名)」を投入する。同時にプラットフォームのブランド名をCentrinoからCentrino 2に変更する。

 Montevinaを構成する主要な要素は、45nmの製造プロセス技術を採用したCore 2 Duoと、IEEE802.11nWiMAXなどに対応した無線LANチップとなる。2009年には、CPUにNehalemを採用した「Calpella(カルペラ、開発コード名)」の投入を予定している。