米インテルは4月17日~18日に開催した技術者会議「Intel Developer Forum(IDF)」で,2008年に向けて開発中の次期マイクロアーキテクチャについて,その内容を一部明らかにした。
次期マイクロアーキテクチャの開発コード名は「Nehalem(ネハレム)」。最大の特徴は,プロセッサ製品の用途や市場に合わせて,コア数や機能構成を変更できるアーキテクチャにすること。モバイル向け製品には省電力機構を搭載し,サーバー向け製品では並列処理に向いた構成にする,といった対応を一つのアーキテクチャで可能にする(写真)。製造プロセス・ルールは2007年後半に製品化する「Penryn」製品群と同じ45nm。
Nehalemのコア数は1~8コアだが,それ以上のコア数も視野に入れている模様。インテルが以前使っていた「Hyper-Threading」と同様の技術を採用し,処理の空き時間を利用して1コアで2つのスレッドを並行処理できるようにする。つまり,8コアを搭載する製品であれば,16のスレッドを並行処理できることになる。
また,用途に応じてプロセッサ内にグラフィック処理プロセッサ(GPU)やメモリー・コントローラも統合できるようにする。さらにプロセッサ間の接続などに向けて高速なシリアル・インターコネクト技術を採用するという。
Nehalemを採用したプロセッサ製品群は2008年に製造に入る予定。