80コア・マイクロプロセサを搭載した試作ボードの概要。詳細は記事下部の写真を参照のこと。
80コア・マイクロプロセサを搭載した試作ボードの概要。詳細は記事下部の写真を参照のこと。
[画像のクリックで拡大表示]

 米Intel Corp.は,80個のCPUコアを1チップ上に集積したマイクロプロセサを実動作させる実演を,2007年4月17日から中国北京で開催中のIDF Spring 2007で披露した。80コアのマイクロプロセサは,Siウエハーの状態のものを2006年9月に米国で開催したIDFで公開したほか,演算性能と動作周波数,電源電圧などの概要をISSCC2007で発表している(関連記事1関連記事2)。ただし実動作させたチップを公開するのは今回が初めて。

 試作チップの最大性能は2TFLOPSに達する。「リアルタイムのビデオ解析処理など,テラスケール・コンピューティングは具体的なアプリケーションがもうみえている」(Intel社 CTOのJustin Rattner氏)。製品への適用時期などは明らかにしなかったが,実用化に向けた技術開発の意欲をあらわにした。

 80コア・マイクロプロセサの実演は,Rattner氏の基調講演と技術展示会場で公開した。以下,そこでの内容の一部を,写真を交えて紹介する。

中央にみえる四角いパッケージの部分に,80コア・マイクロプロセサを実装している。パッケージには2本の管を接続し,水冷技術でパッケージとチップを冷却する。基板部分に接続した赤と黒の電源ケーブル束で電力を供給する。2TFLOPSで動作させるときには,100Aを超える電流を定常的に供給する必要がある。写真手前に見える水色の高周波ケーブルで参照クロックを供給して,チップの動作周波数を生成する。  
中央にみえる四角いパッケージの部分に,80コア・マイクロプロセサを実装している。パッケージには2本の管を接続し,水冷技術でパッケージとチップを冷却する。基板部分に接続した赤と黒の電源ケーブル束で電力を供給する。2TFLOPSで動作させるときには,100Aを超える電流を定常的に供給する必要がある。写真手前に見える水色の高周波ケーブルで参照クロックを供給して,チップの動作周波数を生成する。 [画像のクリックで拡大表示]
80コア・マイクロプロセサの動作状態の概要をモニターする画面。2TFLOPSで動作させる場合,動作周波数は6.26GHz,消費電力は164.86Wという。ここには表示していないが,電源電圧は約1.35Vという。
 
80コア・マイクロプロセサの動作状態の概要をモニターする画面。2TFLOPSで動作させる場合,動作周波数は6.26GHz,消費電力は164.86Wという。ここには表示していないが,電源電圧は約1.35Vという。 [画像のクリックで拡大表示]
チップを1TFLOPSで動作させた場合の動作状態である。動作周波数は3.13GHz,消費電力は42.11Wという。実演では,右側の緑色のバーの長さを上下に変えて,チップの処理能力を自由に変化させていた。  
チップを1TFLOPSで動作させた場合の動作状態である。動作周波数は3.13GHz,消費電力は42.11Wという。実演では,右側の緑色のバーの長さを上下に変えて,チップの処理能力を自由に変化させていた。 [画像のクリックで拡大表示]
試作基板に電力を供給する電源ユニット2台(下側)と,参照周波数を供給する信号発生器(上側)である。チップを2TFLOPSで動作させているときの電源ユニット2台の表示は,出力電圧と出力電流が1.375Vと62.1A,および1.503Vと64.1Aであった。信号発生器の出力周波数は202MHzだった。
 
試作基板に電力を供給する電源ユニット2台(下側)と,参照周波数を供給する信号発生器(上側)である。チップを2TFLOPSで動作させているときの電源ユニット2台の表示は,出力電圧と出力電流が1.375Vと62.1A,および1.503Vと64.1Aであった。信号発生器の出力周波数は202MHzだった。 [画像のクリックで拡大表示]
Rattner氏の講演では,80コア・マイクロプロセサの活用方法の一例として,リアルタイムのビデオ解析処理を紹介した。サッカーの試合のビデオに対して「ボールの位置認識」「プレイヤーの位置認識」「オーディオ分析」「ビデオ符号化処理」「セキュリティ」などの処理を80個のコアが分担して処理するコンセプトを紹介した。
 
Rattner氏の講演では,80コア・マイクロプロセサの活用方法の一例として,リアルタイムのビデオ解析処理を紹介した。サッカーの試合のビデオに対して「ボールの位置認識」「プレイヤーの位置認識」「オーディオ分析」「ビデオ符号化処理」「セキュリティ」などの処理を80個のコアが分担して処理するコンセプトを紹介した。 [画像のクリックで拡大表示]
80コア・マイクロプロセサでは,80個のメモリを集積したチップをマイクロプロセサと張り合わせて構成している。各CPUコアとメモリは1対1に接続し,それぞれ256Mバイト/秒のメモリ帯域を持つ。Rattner氏は講演中に,メモリとマイクロプロセサをCuバンプで張り合わせるコンセプト図と,接合部分の断面図の顕微鏡写真を公開した。
 
80コア・マイクロプロセサでは,80個のメモリを集積したチップをマイクロプロセサと張り合わせて構成している。各CPUコアとメモリは1対1に接続し,それぞれ256Mバイト/秒のメモリ帯域を持つ。Rattner氏は講演中に,メモリとマイクロプロセサをCuバンプで張り合わせるコンセプト図と,接合部分の断面図の顕微鏡写真を公開した。 [画像のクリックで拡大表示]
80コア・マイクロプロセサのパッケージを裏面から見た様子である。端子が一面に敷き詰められている。パッケージのサブストレート基板は14層。なおパッケージを実装する試作ボードも14層基板だという。
 
80コア・マイクロプロセサのパッケージを裏面から見た様子である。端子が一面に敷き詰められている。パッケージのサブストレート基板は14層。なおパッケージを実装する試作ボードも14層基板だという。 [画像のクリックで拡大表示]
展示会場で公開していた説明パネルには,動作周波数と電源電圧の関係や,電源電圧と消費電力の関係を評価したグラフなどを紹介していた。  
展示会場で公開していた説明パネルには,動作周波数と電源電圧の関係や,電源電圧と消費電力の関係を評価したグラフなどを紹介していた。 [画像のクリックで拡大表示]